AR0234CS全局快门AOI模组方案全解析——高速对位·触发同步
本案基于 onsemi AR0234CS（1/2.6"、3.0μm GS、1920×1200@120fps、4-lane MIPI CSI-2）落地一台传送带高速对位 AOI 从机 camera，目标场景：SMT 贴装前元件校验、标签对位、微小特征（≥0.1mm）抓拍。主控用 NXP i.MX8M Plus（自带 ISP + 2×4-lane CSI-2），镜头 M12 8mm f/1.8，补光用 AR0234CS 自带 FLASH pin 触发红色 LED strobe。
📘 传感器参数基准参见本站【AR0234CS 数据手册页】，以下电路与寄存器策略均溯源至 ON Semiconductor AR0234CS/D Rev.0 及 demo headboard 参考设计。
https://pdapply.com/archives/ar0234cs
项目背景与需求定义
客户为一条 SMT 辅线做在线上 AOI：传送带匀速 0.8 m/s，贴装头节拍 120 ppm，要求相机在元件经过视窗的 ~15 ms 窗口内至少抓 2 帧做对位判定，且元件有旋转/平移，卷帘快门的果冻效应会直接误判位移 → 必须全局快门。
算光学：WD=120mm、FOV_H=40mm → 镜头焦距 ≈ (120×6.8)/40 ≈ 20.4mm？不对，1/2.6" 的 H_active 是 1920×3.0μm=5.76mm，FOV_H=40mm、WD≈120mm → f ≈ 120×(5.76/40) ≈ 17.3mm，M12 里 16mm f/1.8 是现成货，所以最终选 M12 16mm f/1.8 CRA 28° 版本（匹配 AR0234CS 28° CRA 料），视场稍大一点 44mm，crop ROI 即可。
选型思考：为什么是 AR0234CS + 全局快门？
直接对标两条替代路径：
AR0144CS：也是 3.0μm GS，但只有 1MP（1280×800）→ 同样 WD 下 0.1mm 特征只能分到 ~3-4 pix，边缘判读置信度掉一档；且 AR0144 全分辨最高 ~60fps，120ppm 节拍下 2 帧/件的 buffer 偏紧。
Sony IMX264（5MP、3.45μm GS、2/3"）→ 画质/满阱都更好，但 2/3" 要吃 C口镜头（尺寸/成本双爆炸），且 5MP 在 i.MX8MP ISP 上跑 120fps 要裁窗，性价比倒挂。
AR0234CS 在这条需求里的命中项：
✅ 1920×1200 全分辨 120fps @ 4-lane MIPI → 不裁窗就能喂饱节拍
✅ Mono 版本可选 → AOI 多数场景不需要颜色，Mono 的 responsivity（~56 Ke/lux·s）比 Bayer 再去马赛克干净
✅ TRIGGER pin + FLASH pin → 外部光电传感器给 trigger → AR0234 自己计时积分 + 同时拉 FLASH 点红色 strobe，strobe 宽度 = 真实曝光窗，比"常亮补光+卷帘扫"的信噪比高一档
✅ 5×5 统计引擎任意 ROI + 片上 AEC → 主控不用每帧啃全图做 histogram，只捞统计+ROI 缩图，i.MX8MP 的 M7 核就能扛
✅ -40~+85℃ ambient 工业档，CSP 9.995×5.595mm 能塞 28×28 模组
最终料号落：AR0234CSSM28SUKA0-DP-E（Mono / 28° CRA / CSP / 保护性膜），搭配镜头 28° CRA 版本不吃 vignette。
系统架构设计
关键链路解释：
Trigger 来源：产线原有光电眼（欧姆龙 E3Z）的 NPN 输出经 3.3V 上拉后进 AR0234 的 TRIGGER pin（D5），sensor 在 slave/trigger mode 下收到上升沿才开始积分 → 彻底消除"传送带位置漂移导致抓拍偏"。
FLASH pin（E5）直接挂 LED driver 的 PWM_EN（低侧 MOS 用 AO3400，FLASH 高电平 ~2.8V 经电平转 5V 驱 driver），strobe 宽度由寄存器
R0x30xx（integration time）锁，曝光窗 = strobe 窗，无多余环境光混入。MIPI 4-lane 直连 i.MX8MP CSI0，lane rate 按 120fps 1920×1200×10bit×(1+blanking factor) ≈ 360 Mbps/lane 起，D-PHY 1.2 完全吃下。
关键电路与PCB设计要点
电源设计
按手册 Figure 5 / Note 9 推荐，三路电合并策略：
⚠️ 上电时序死守手册 Table 20：
① VAA↑ → ② 延 ≥100μs → VDDIO↑ → ③ ≥100μs → VDDIO_PHY↑ → ④ ≥100μs → VDD/VDD_PHY↑ → ⑤ ≥100μs → VDD_DATA↑ → ⑥ EXTCLK↑ → ⑦ RESET_BAR 拉低≥1ms → ⑧ 等 ~150000 EXTCLK → ⑨ streaming=1 → ⑩ 等 PLL lock ≥1ms
实际实现：用 i.MX8MP 的 PMIC（PCA9450）PG2→EN_VAA、PG3→EN_VDDIO 的 cascade，FPGA 侧用 GPIO 控 RESET_BAR。
时钟与 MIPI
EXTCLK：27 MHz ±50ppm 晶体，靠近 CSP 的 G11 脚；手册要求 PLL enabled 时 tR/tF ≈ 3ns，所以 XO 出来串 0Ω 预留阻尼，走线 ≤ 8mm。
MIPI 4-lane：DATA0~3 + CLK，100Ω 差分阻抗，对内长度差 ≤ 0.1mm，对间 ≤ 0.5mm；CSP 侧的
CAP_1UF_PHY（F12）必须 1μF ±10% X7R 0402 紧贴球——这是 MIPI regulator 的外挂 bypass，掉了 MIPI 出不来图。VDD_PHY/VDD_DATA各 1.2V，CSP 下GNDIO_PHY必须打 via 阵列回 DGND 层。
触发同步与FLASH
TRIGGER pin（D5）进光耦（TLP2361，5ns 级响应）隔产线 24V 光电眼，光耦输出 3.3V 推 AR0234，串联 220Ω 限流。
FLASH pin（E5）开漏输出（内部弱上拉到 VDD_IO），本案 VDD_IO=1.8V → 需外接 1.8V 上拉 4.7k → 进电平转换（TXS0108）转 5V 驱动 MOSFET 点红色 LED 阵列。
SHUTTER pin（F4）本案不用，悬空或接地。
抗干扰与AGND/DGND
手册 Note 5：AGND 与 DGND 单点连接（本案在 CSP 下方第 3 层做十字桥接，桥点放
VAA与VDD退耦电容回流交汇处）。模拟电源平面（2.8V）与数字电源平面（1.2V）不要重叠——手册 Note 7 明确要 minimize coupling。
CSP 的 83-ball 全是 0.5mm pitch 以下 fan-out，用 6 层板：L1 信号（MIPI/触发/FLASH 短线）+ L2 GND 完整参考 + L3 电源分割（2.8/1.2/1.8）+ L4 信号 + L5 GND + L6 丝印/测试点。
光学中心偏移：手册 Case 570CK 注 X = -1270.5 μm，Y = -147.5±25 μm（相对封装中心）→ PCB 丝印的"sensor 中心"标记要按这个偏移画，否则镜头标定返工。
测试项目规范
本案模组为 PDAPPLY 晟跞® lab 打样阶段，实测栏暂标"客户验证中"，不编造数值。
BOM清单（关键物料，非全单）
立即获取定制方案
本案为 PDAPPLY 晟跞®科技 AR0234CS AOI 从机模组参考设计，可按以下维度定制：
联系 tech@pdapply.cn 索取 AR0234CS 模组规格书、demo headboard 原理图参考及 i.MX8MP 端驱动 DTS + V4L2 配置片段。
本文涉及的 AR0234CS 寄存器配置、上电时序波形、MIPI 眼图参考图将随 PDAPPLY lab 实测进度在本页追加。传感器核心参数详见【待插入链接：AR0234CS 数据手册页】，方案选型对照参见【AR0234CS vs AR0144CS vs IMX264 对标】。
https://pdapply.com/archives/ar0234cs
© PDAPPLY 晟跞®科技 技术内容中心。本文所涉 onsemi AR0234CS 数据源自 ON Semiconductor AR0234CS/D Rev.0 Advance Information，方案设计为 PDAPPLY 工程实践总结，转载请注明出处。本文不构成对任何第三方产品的推荐或担保，具体量产请以 onsemi 最新 datasheet 与 PCN 为准。
